DIALOG(R)File 347:JAPIO

(c) 2005 JPO & JAPIO. All rts. reserv.

02553792

MATRIX DISPLAY DEVICE

PUB. NO.:

63-170692 [JP 63170692 A]

PUBLISHED:

July 14, 1988 (19880714)

INVENTOR(s): KIISU HAAROU NIKORASU

APPLICANT(s): PHILIPS GLOEILAMPENFAB NV [000982] (A Non-Japanese Company or

Corporation), NL (Netherlands)

APPL. NO.:

62-322640 [JP 87322640]

FILED:

December 19, 1987 (19871219)

PRIORITY:

8630410 [GB 8630410], GB (United Kingdom), December 19, 1986

(19861219)

INTL CLASS:

[4] G09G-003/20; G02F-001/133; G09G-003/36

JAPIO CLASS: 44.9 (COMMUNICATION -- Other); 29.2 (PRECISION INSTRUMENTS --

Optical Equipment)

JAPIO KEYWORD:R011 (LIQUID CRYSTALS); R096 (ELECTRONIC MATERIALS --

Glass

Conductors)

⑫ 公 開 特 許 公 報 (A) 阳

昭63-170692

<pre>⑤Int Cl.⁴</pre>		識別記号	庁内整理番号		43公開	昭和63年(1	988)7月14日
G 09 G G 02 F G 09 G	1/133	3 2 7	7335-5C 7370-2H 8621-5C	審査請求	未請求	発明の数	1 (全11頁)

②特 願 昭62-322640

②出 願 昭62(1987)12月19日

優先権主張 - 1986年12月19日39イギリス(GB)398630410

⑫発 明 者 キース・ハーロウ・ニ イギリス国サリー レイゲート ラグラン ロード80

コラス

⑪出 願 人 エヌ・ベー・フィリツ オランダ国5621 ベーアー アインドーフェン フルーネ

プス・フルーイランペ バウツウエツハ1

ンフアブリケン

邳代 理 人 弁理士 杉村 暁秀 外1名

明知 思善

1. 発明の名称 マトリクス表示装置

2. 特許請求の範囲

1. マトリクスに配置された複数の表示素子を 具え、これら表示素子は電気的に励起し得る 表示材料を介揮した対向基板上に支持された それぞれの電極で画成され、動作中この表示 材料がこれら電極と相まって容量を示すもの であって、これら表示素子を、それぞれの電 極に電圧を一方の基板上に支持されたそれぞ れのスイッチング手段を経て選択的に供給す ることにより制御するようにしたマトリクス 表示装置において、前記一方の基板上に支持 されたスイッチング手段と関連する表示素子 電極の各々を複数のサブ素子を画成する複数 の各別の電極で構成し、これら各別の電極の 各々を前記スイッチング手段に直列キャパシ タを介して容量的に結合し、これらサブ衆子 の容量とそれらの直列キャパシタの容量との 比を互に相違させてあることを特徴とするマ

トリクス表示装置。

- 各表示素子の前記複数のサブ素子の数は表示すべきグレースケールレベルの数に従って選択してあることを特徴とする特許請求の範囲1記載のマトリクス表示装置。
- 3. 各表示素子は、前記複数のサブ素子に加えて、前記スイッチング手段に直列キャパシタを経て容量結合された他の1個以上のサブ素子とそれらの直列キャパシタとの容量比を、前記複数のサブ素子と関連する容量比の1つ又は各々と同一にしてあることを特徴とする特許請求の範囲1または2記載のマトリクス表示装置。
- 4. 各表示案子の前記複数のサブ素子のそれぞれの面積を表示すべきグレースケールレベル に従って互に相違させてあることを特徴とす る特許請求の範囲1~3の何れかに記載マト リクス表示装置。
- 5. 順次にスイッチされるサブ素子の電極のそ

れぞれの面積を略々対数関係にしてあること を特徴とする特許請求の範囲 4 記載のマトリ クス表示装置。

- 6. 各表示素子の直列キャパシタは当該表示素子の縁に隣接して配置してあることを特徴とする特許請求の範囲1~5の何れかに記載のマトリクス表示装置。
- 7. 各表示素子のサブ案子と関連する直列キャパシタは共通のスイッチング手段の出力端子に接続してあることを特徴とする特許請求の範囲 1 ~ 6 の何れかに記載のマトリクス表示装置。
- 8. 各表示素子の前記複数の電極を平面アレーに配置すると共に、各々を当該表示素子の周録に隣接して位置するそれらの直列キャパタの一部を構成するそれぞれの導電層に接続し、且つ前記スイッチング手段の出力端を予方で記し、自動をではいる事ではある。 をこれら導電層から絶縁されて延在する事でをこれら導電層とこれら導電層とこれら事電層とこれら事電層とこれら事で

に配置すると共に各々を当該表示素子の周縁 14のに隣接して位置するそれらの直列キャパッタ 16.全の一部を構成するそれぞれの導電層に接続し、上に前記複数個のスイッチング手段の出力端子を、の範記導電層の別々の1個以上の上方をこれら 示装導電層から絶縁されて延在する別々の導体に 3.発明の接続し、これら導電層とこれら導電層の上方 本発明に位置するこれら導体のそれぞれの重複部分 素子を具

13. 各表示素子の直列キャパシタは当該表示素子の禄に隣接して設けてあることを特徴とする特許請求の範囲12記載のマトリクス表示装置。

クス表示装置。

とで前記直列キャパシタを構成してあること

を特徴とする特許請求の範囲11記載のマトリ

- 14. 前記表示材料は液晶材料であることを特徴とする特許請求の範囲 1~13の何れかに記載のマトリクス表示装置。
- 15. 前記スイッチング手段は薄膜トランジスタであることを特徴とする特許請求の範囲 1 ~

の上方に位置するこの導電細条のそれぞれの 重複部分とで前記直列キャパシタを構成して あることを特徴とする特許請求の範囲 7 記載 のマトリクス表示装置。

- 9. 前記導電層の各々は前記複数の電極の各々と一体の延長部として形成してあることを特徴とする特許請求の範囲 8 記載のマトリクス表示装置。
- 10. 各表示素子は略々矩形にし、各表示素子の 前記導電細条を当該表示素子の2つの縁に隣接して延在させてあることを特徴とする特許 請求の範囲8又は9記載のマトリクス表示装置。
- 11. 各表示装置に対し複数個のスイッチング手段を設け、これらスイッチング手段の出力端子を各別に当該表示素子の1個以上との直列キャパシタに接続してあることを特徴とする特許請求の範囲1~6の何れかに記載のマトリクス表示装置。
- 12. 各表示素子の前記複数の電極を平面アレー

14の何れかに記載のマトリクス表示装置。

16. 全での表示素子に共通の電極を他方の基板上に支持してあることを特徴とする特許請求の範囲 1~15の何れかに記載のマトリクス表示装置。

3. 発明の詳細な説明

本発明は、マトリクスに配置された複数の表示素子を具え、これら表示素子は電気的に励起し得る表示材料を介揮した対向基板上に支持されたそれぞれの電極で画成され、動作中この表示材料がこれら電極と相まって容量を示すものであって、これら表示素子を、それぞれの電極に電圧を一方の基板上に支持されたそれぞれのスイッチング手段を経て選択的に供給することにより制御するようにしたマトリクス表示装置に関するものである。

電気的に励起し得る表示材料が液晶材料である 斯る表示装置の既知の例では、各表示素子を一方 の基板上に支持された各別の電極と、他方の基板 上に支持された全表示素子に共通の電極の対向部 分とで構成し、スイッチング手段は薄膜トランジ スタ(TFT) で構成し、これらトランジスタを行列 アレーに配置している。複数のデータラインの各 々をそれぞれの列のTFT に接続し、複数のゲート ラインの各々をそれぞれの行のTFT に接続してい

この表示装置はゲートラインを順次に繰返し走 査して各行の全てのTFT をターンオンさせると共 にデータラインに画像(データ) 信号を供給する ことにより駆動して画像を表示する。各ラインの TFT がターンオンすると、このラインの各TFT が データラインとこのラインの各表示素子の一方の 電極との間の導電通路を形成し、各表示素子を供 給されるデータ電圧に充電する。ゲートライン電 圧がこのラインの駆動の終了時に低下すると、こ のラインのTFT が全てターンオフし、これにより 表示素子の電極が遮断され、表示素子の固有の容 量(ストレーキャパシタを用いることもできる) のために充電荷が各表示素子に蓄えられる。従っ て、各表示素子は関連するTFT が次にターンオン されるまで(TV信号の場合には1フィールド周期)、 欠点が少くともある程度解消されるようにしたマ

供給されたデータ電圧により決まる状態に維持さ

この種の表示装置は、ビデオ信号の各ラインを サンプリングし、サンプルした電圧をデータライ ンに供給することによりグラフィック表示又はTV 画像表示に使用することができる。

特にこの表示装置をTV画像表示に使用する場合 には、グレースケール表示機能が必要になる。既 知の装置ではこれを、表示素子の透過率- 電圧特 性を利用すると共に、各表示素子に印加する電圧 を顕整することにより達成している。使用する液 晶材料としては、指数関数状の傾きを示し、印加 電圧に対しゆっくり変化する電圧スイッチング特 性を有するものを選択する。この使用する液晶材 料の種類をゆるやかなスイッチング特性を有する ものに制限する必要性は特に視角のような材料の 他の特性の制限を生ずる。

本発明の目的は、グレースケールレベルを容易 に達成し得ると共に上述の既知の装置と関連する

トリクス表示装置、特に液晶表示装置を提供する

本発明は、マトリクスに配置された複数の表示 素子を具え、これら表示素子は電気的に励起し得 る表示材料を介揮した対向基板上に支持されたそ れぞれの電極で画成され、動作中この表示材料が これら電極と相まって容量を示すものであって、 これら表示素子をそれぞれの電極に電圧を一方の 基板上に支持されたそれぞれのスイッチング手段 を経て選択的に供給することにより制御するよう にしたマトリクス表示装置において、前記一方の 基板上に支持されたスイッチング手段と関連する 表示素子電極の各々を複数のサブ素子を画成する 複数の各別の電極で構成し、これら各別の電極の 各々を前記スイッチング手段に直列キャパシタを 介して容量的に結合し、これらサブ素子の容量と それらの直列キャパシタの容量との比を互に相違 させてあることを特徴とする。

斯る表示装置は特定の電気ー光学表示材料、例 えばゆるやかなスイッチング特性、即ち一方の状 態から他方の状態に徐々に変化する特性を有する 液晶材料を使用する必要がなくなる。また、他の 電気-光学表示材料を用いて、ゆるやかなスイッ チング特性を有する特定の材料の使用と関連する 種々の他の特性の制限を除去することもできる。

この利点は、各表示素子が実際上複数の電極で 画成される種々のしきい値を有する複数のサブ素 子(即ち、サブ領域)に分割される事実による。 各表示素子はある範囲のグレースケールレベルを 表示することができ、そのレベルは異なる状態に スイッチされたサブ素子の数により決まり、この 数は表示材料のスイッチング電圧に到達した又は この電圧を越えた各表示素子の各別の電極の数に より決まる。表示素子のサブ素子とそれらの直列 キャパシタとの容量比は互に相違するため、所要 のスイッチング電圧に到達するサブ素子の数はス イッチング手段を経て供給される電圧に応じて変 化する。各容量性サブ素子と直列キャパシタの直 列接統回路は実際上容量性分圧回路として作用し、 複数のこれら回路が印加電圧源間に互に並列に接

続されているものとみなせる。従って、これらサ ブ素子の各々の両端間の電圧をしきい値電圧に到 違させるには各別の所定レベルの印加電圧が必要 になる。印加電圧を増大すると、しきい値が越え られてスイッチされるサブ素子、即ち状態の変化 を生ずるサブ素子の数及び従って表示素子のター ンオン面積の割合がこれに応じて増大する。各表 示案子の面積は小さいため、代表的な視聴環境の 下では視聴者はサブ素子が別々になっていること を幽別することはできず、各表示素子はスイッチ されたサブ案子の数に従って変化する輝度(グレ ースケールレベル)を有する1つのドットして知 覚される。この結果、種々のグレースケールレベ ルを印加電圧に応じて達成することができる。こ の点に関連し、例えば表示材料がしきい値電圧の 印加時に明状態から暗状態にスイッチされる液晶 材料である場合を考察すると、しきい値電圧に到 達する各表示素子の電極の数が増大するとこの表 示素子が暗くなり、逆にこの電極の数が減少する とこの表示案子が明るくなる。

本発明は動作中容量性を示す他の電気ー光学表示材料、例えばエレクトロルミネッセンス材料又はエレクトロミック材料を用いる表示装置に用いて同様の利点を得ることもできること明らかである。

表示素子のスイッチング手段を例えばTFT とする場合には、本発明は更に他の利点を提供する。 即ち、各表示素子が複数の電極の各々で画成され る複数の各別のサブ素子で構成され、各サブ素子

が他のキャパシタと直列に接続されるため、表示 素子の総合容量が同一サイズの各表示素子を画成 する単一電極を用いる既知の表示装置と比較して 小さくなり、従って必要とされるTPT のサイズを 小さくしてTFT 面積に対する表示素子の面積の比 を大きくすることができる。

各表示案子のサブ案子の数及び従って前記複数の電極の数は表示すべきグレースケールレベルの数に従って選択するのが好ましい。代表的には、TV画像表示に対しては16個のグレースケールレベルが望ましく、この場合には各表示案子に対し15個のサブ案子を設ける。この場合、16番目のグレースケールレベルは表示案子の全てのサブ案子をオフ状態にすることにより得られる。

各表示案子には、前記複数のサブ案子に加えて、 同様に直列キャパシタを経てスイッチング手段に 接続された他の1個以上のサブ案子を含ませ、こ れらサブ素子とそれぞれの直列キャパシタの容量 の比を前記複数のサブ案子と関連する各別の容量 の比の1つ又はそれぞれと同一にすることができ る。この場合、前記複数のサブ素子の1つをスインでと、前記複数のサブスをといると、前記複数の電圧が印力にあると、手が正確のの電圧が印力となる。単一がスケールはある。では、単一が表示される。では、単一が表示される。では、単一が表示される。では、単一が表示される。では、一つのサブスケールを連びして、1個以上のでは、1個以上のでは、1個以上のでは、1個以上のでは、1個以上のでは、1個以上のでは、1個以上のでは、10世には、10世には

本発明は有用な範囲のグレースケールレベルを 提供し得るが、必要に応じこれらレベルの中間の レベルを、従来のような表示材料のスイッチング 特性を同時に利用することにより従来のものと合 成されたグレースケールを与えることにより達成 することができる。そのスイッチング特性は既知 の装置に必要とされるほどゆるやかにする必要は なく、かなり鋭くすることができる。

表示装置の視聴者により知覚される所望のグレーレベル変化を与えるために、各表示素子の前記複数の電極の各々の面積及び従ってサブ素子の各々の面積を知覚すべきグレースケールレベルに従って互に変える。人間の眼の輝度レベル変化に対する応答特性は略々対数特性である。

従ってこの場合には、順次にスイッチされるサブ素子の前記複数の電極の各々の面積を略々対数 関係になるように選択してリニアグレースケール の眼の知覚に合うようにするのが好ましい。

このように複数の電極の面積を相違させると、その結果としてこれら電極により画成されるサブ素子の容量も相違することになる。これがため、これらサブ素子と直列のキャパパンタの容量の値を、これらサブ素子とそれらの直列キャパンタの容量の比の間に所要の差が得られるように決める必要がある。

液晶材料を表示材料として用い得る本発明表示 装置の実施例においては、各表示案子のサブ素子

タを設け、これらスイッチング手段の出力端子を それぞれ表示素子の1個以上の直列キャパシタに 接続する。例えば、スイッチング手段がTFT であ る場合には、1つのTFT の出力端子を2個の直列 キャパシタに接続し、もう1つのTFT の出力端子 を1個以上の他の直列キャパシタに接続し、以下 同様に接続する。直列キャパシタの各々に対し各 別のTFT を設けることもできる。追加のTFT は特 にTFT の数が表示素子のサブ素子の数に等しくな る後者の場合に表示装置の構造をある程度複雑に するが、この構成は重要な利点を提供する。即ち、 単一のTFT のみが表示素子と関連する場合にはこ のTFT の故障がこの表示素子全体の故障につなが る。他方、上述のように複数のTPT を使用する場 合には、1つのTFT の故障(2つ以上の場合もあ り得る)が表示素子全体の故障にならず、この表 示素子はまだ有効に作用する。複数のTFT が故障

薄膜トランジスタ以外のスイッチング手段、例 えばMIM(金属- 絶縁体- 金属) ダイオード又は薄

する確率は極めて小さい。

と関連する直列キャパシタを共通のスイッチング 手段、例えば薄膜トランジスタの出力端子に接続 する。各表示案子の複数の電極を平面アレーに配 置し、各々を直列キャパシタの一部を構成する各 別の導電層に接続する。これら導電層は電極の延 長郎として電極と一体に形成して表示素子の周縁 に隣接して設けることができる。スイチング手段 の出力電極は複数の電極と関連する導電層の上方 をこの導電層から絶縁されて延在する導電細条に 接続し、これら導電層と、これら導電層の上に位 置するこの導電細条の重複部分とで直列キャパシ タを構成するようにする。この導電細条は略々一 定の幅に形成し、各直列キャパシタの容量値はこ の細条の下側に位置する導電層の面積により決ま るようにするのが好適である。表示素子を略々矩 形とする場合には、上述の導電細条は表示素子の 2 辺に隣接して延在させるのが好ましく、この機 成によると複数の電極の配置が容易になる。

他の実施例においては、各表示素子に対して複 数個のスイッチング手段、例えば薄膜トランジス

膜ダイオードを用いることもできる。

表示装置の他の基板により共通電極又は複数の 各別の電極を既知のように支持することもできる。

以下、図面を参照して本発明のマトリクス表示 装置を特にマトリクス被晶表示装置について詳細 に説明する。

第1図は本発明表示装置を含むLCD-TV表示システムのプロック図を示すものであり、本例ではアクティブマトリクスアドレス形被晶表示パパル10を具えている。パネル10は各ラインとに「個のテイン(1~n)から成る。実際には、マトリクステムでの一内の画素の経数(m×n)は100000個以上にするテムルファスシリコンを表示素子20はスイッチ膜トラムで作用するアモルファスシリコンを頂内の名のである。各表示素子20はスイッチ膜内の子といて作用するアモルファスシリコンを関内の子ので作用するアモルファスシリコンを表といる。各ラインののでは行うのゲートは行(Y) 電極14に接続し、各ラインのでででででである。

後に詳述するように接続する。表示素子の共通電極は表示素子のそれぞれの電極及びTFTを支持する基板から離間された基板に支持され、両基板間に液晶材料が介揮される。液晶材料15は印加電圧に応じて光を変調する。表示素子と位置合わせして配置されたカラーフィルタにより三原色加色混法によるカラー表示が得られる。

イッチング特性に応じてアドレスすることができる。

第1図に示すように、Y(行)電極14は、クロック回路22からの規則正しいタイミングパルスが供給されるディジタルシフトレジスタ21により駆動され、クロック回路23にはチューナ24、IF回路25及びビデオ増幅器26を経て到来する入力信号から同期分離器23により取り出されたライン同期パルスが供給される。

ピデオ情報信号は1個以上のシストンは ら成るアナログシフトレジスタ回路28から全てレ X(列) 電極15に同時に供給され、このシオ信号が スタ回路にはピデオ増幅器26からピデオ信号が クロック回路22からタイミングパルスがラススタ 動と同期して供給される。このシブルスがジスタ 路はピデオ信号の対応するラインスで 対応する電圧をX電極15及びTFT のソス電極15 対応する。駆動ラインでないなにと 大行れている。 大行れている。 大行れた表示素子の ではといる。 ではといる。 ではといる。 ではといる。 では、 はいまる。 では、 はいまる。 にいまる。 を対しては、 はいまる。 にいまる。 にいまる。 にいまる。 でいる。 でいる。 にいまる。 にいる。 にしる。 にしる。

子をソース電圧に充電する。Y(ゲート)電極14が低下すると、このラインのTFT はタンーンオフする。これにより液晶表示素子が遮断され、電荷が表示素子のキャパシタに蓄えられたままになる。従ってこれらの表示素子は関連するTFT がY電極14の駆動により次にターンオンされるまでそれらの両端間の電圧VLcにより決まる状態に維持される。

X シフトレジスタ回路28の目的はパネル10の線順次アドレッシングに適した直列- 並列変換を得ることにある。フル解像度のTV表示のためには2個のシフトレジスタが必要である。ライン時間中、1ラインのピデオ情報を一方のレジスタ内にシフトさせると同時にその別のラインのピデオ情報を他方のレジスタからパネルのY電極14に転送する。

次のライン時間中、第1レジスタのビデオ情報をパネルに転送すると同時に第2レジスタに次のラインのビデオ情報をロードする。半解像度のTV表示においては1TVフレームを構成する両フィールドとも同一組の画案に転送する(即ち、各フィ

ールドを例えばCRT 表示の場合のように飛越し走 査表示しないで重ね合わせ表示する)。従ってシ フトレジスタ28に供給されるビデオ信号の極性を フィールドの終了ごとに変えて液晶材料の劣化の 可能性を低減するのが好ましい。

アクティブマトリクスアドレス形液晶表示パネルを用いる液晶TV表示システム及びその動作の上記の説明は意図的に簡単にしてある。同様のTV表示システムが公知であり、広く開示されている。この理由のためにその一般的な構成原理及び動作についてこれ以上詳細に説明する必要はないものと考えられる。これ以上の情報については例えば米国特許第3862360 号明細書、英国特許第2159656号明細書、又は「Proceedings of the IEEE」Vol. 59. No. 11(1971年11月)、PP1566-1579、に発表されているLechnen等の論文"Liquid Crystal Matrix Displays"を参照されたい。

TFFを用いる斯る既知の液晶表示パネルにおいては、個々の表示素子はTFT の出力端子に接続され且つTFT と同一の基板上に支持された単一の電極

を具え、この電極が対向基板上に支持された対向 共通電極の対向部分と相まって表示素子を構成す るようにしている。TFF の入力端子に供給される ピデオ信号の大きさにより決まるグレースケール レベルの差は被晶材料の特性に依存し、グレース ケール表示のためにはゆるやかなスイッチング特 性、通常は指数関数状の傾きを有してその透過率 が印加電圧とともにゆっくり変化する被晶材料を 用いる必要がある。

する。しかし、グレースケールレベルは、液晶材料の電圧スイッチング特性によらずに、例えば液晶材料が光を透過する第1の状態から第2の気を選択制力を透過状態へスイッチされるサブ素子の数を選択制力を変化がため、変元をいる。これがためを表示をは視聴者に暗部として知覚される。これがため、第1及びのサブ素子が第1状態の場合にはこの表示という。これがため、第1及びのより種々のグレースケールレベルを一種のドットリクス原理に従って達成することができる。

所要のグレースケールレベルに対する各サブ素子の所望の制御は容量特性を利用することにより達成される。サブ表示素子は慣例の表示素子と同様にキャパシタとして動作する。サブ素子の各々をピデオ信号が供給される点、即ち関連するTFTの出力端子にそれぞれの直列キャパシタを経て接続する。各サブ素子の容量とそれぞれの直列キャパシタの容量との比を予め決め、少くともいくつ

これがため、最早被晶材料はゆるやかなスイッチング特性を有するものとする必要はなくなる。 最適な結果を得るための被晶材料の選択において は適度に鋭いスイッチング特性を有するものとす るのが好ましいという条件があるだけである。し かし、通常よりは鋭いかもしれないが幾分ゆるや かなスイッチング特性を有する液晶材料を選択することにより、サブ素子の電圧/透過率特性を従来の表示素子と同様に利用して追加のグレースケール変化を達成することもできる。

第2図は、パネルの各表示素子が上述のように それぞれのキャパシタと直列に接続された複数個 のサブ素子を構成する複数個の電極を具えてで数 第1図のシステム用の本発明被晶パネルの特定の 実施例の代表的な表示素子の一部分の断面図を示 すものである。第3図は第2図に示す表示素子の 一部分の平面図で、この表示素子の複数個の電極 及びそれらの関連する直列キャパシタを示すもの である。

第2図において、パネル10は互に離間して間に 空隙を構成する2個のガラス基板30及び31を具え、 その空隙内に採れネマチック液晶材料32が配置される。通常の如く、偏光層(図示せず)が基板30 及び31の外表面上に設けられる。上側基板30はそ の内表面上に全ての表示素子に共通のITO (イン ジウム錫酸化物)の連続電極層を支持する。 この電極33上に、色フィルタ層34及び絶縁材料の隣接光遮へい層35の個別の区域をマトリクス状に配置する。色フィルタ34はそれぞれ赤、緑及び青の3つの隣接フィルタ層のグレープにしてそれぞれの表示案子上に配置して対応する3個の表示素子のグループからの出力が合成されてフルカラー表示が得られるようにする。次に層34及び35をポリマー材料の配向層36で被覆する。

下側基板31はTFT40を表示素子の関連電極41と一緒に支持する。各TFT は図に示すように基板31上に直接配置された金属ゲート電極42と、SiN ゲート・地縁層43と、ゲート上のアモルファスシリコン層44と、層44上に横方向に離間して位置する2個のn・層47と、層47上を延在するソース及びドレイン電極45及び46とを具えている。不活性層48として作用する絶縁層を図に示すように全構造上に被覆する。次いでこの絶縁層48を層36と同様のポリマー材料の配向層49で被覆する。

ソース電極45を同じ列15内の他のTFT のソース 電極と相互接続し、ゲート電極42を同じ行14内の・ 他のTFT のゲートと相互接続し、これらの相互接続導体は関連する電極と一体に形成する。

アーム部50及び51はゲート絶縁層43上に設ける。この層43の下側には、同一平面に配置された複数個の各別の表示素子電極55a~550をガラス基板31上に直接設け、これら電極は表示素子区域53内にかなり小さな間隔で配置され、これらが相まって1つの表示素子を構成するようにする。これら電極55a~550の各々は共通電極のそれぞれの対向部分及び間の液晶材料32とともに表示素子のサブ素子を構成する。

電極55a ~55o にはTFT ドレイン電極の延長細 条層の下側を通って延在するとともにこの層から 絶縁層43により分離された延長部56を一体に設け、

電極55a~55hがアーム部51の下側を通り、電極55i~55oがアーム部50の下側を通るようにする。これらの電極延長部56はそれらの上に位置する絶縁層43及びアーム部50及び51との重複部分とともにキャパシタを構成し、これらのキャパシタはTFTのドレイン電極46と、電極55、液晶材料32及び電極33の対向分から成るそれぞれの容量性サブ表示素子との間に直列に接続されたものとなる。

第3図においては、15個の電極を設けてあり、これにより表示素子が実際上15個のサブ素子に分割され、これらサブ素子の順次のスイッチングにより16個のグレースケールレベルを達成することができること明らかである(全てのサブ素子がオフ状態のときに16番目のグレースケールレベルが得られる)。

グレースケールレベル間の適切な知覚差を与えるためには、順次にスイッチされる電極55a~550及び従ってサブ案子の面積を互に相違させて指数関数状変化に従わせるのが好ましい。このようにすると、輝度レベル変化に対する眼の対数応答特

アーム部50及び51は電極33の対向部分及びそれらの間の液晶材料とともにサブ素子の容量と並列の所定の容量を生じ、これが表示素子の小さい総合容量をある程度増大する。動作中にこれらアーム部50及び51により発生するかもしれない表示の影響はマトリクス光遮へい層35によりマスクされる。この表示素子の電気回路を第4図に示してあり、この図においてサブ素子の容量及びそれらの

関連直列キャパシタの容量をそれぞれC Lc及びCx で示してある。

ここで、サブ素子のキャパシタの一方の極板は 実際には共通電極層33のそれぞれの部分で形成さ れている点に注意されたい。

グレースケールレベルの変化はサブ素子を2つの状態の下で適当にスイッチングさせることにより達成されるため、液晶材料の選択は今までほど 重要でなく、視角範囲のような他の特性を向上さ

にする。この表示素子の動作は前のままである。 この構成は、単一のTFT の故障が表示素子全体の 故障になる前述の実施例と異なり、1つのTFT の 故障が表示素子全体の故障にならず、表示能力の 若干の制限が生ずるだけであるという利点を有す る。従って歩留りが向上する。

各サブ素子に各別のTFT を設けるのは高い冗長性を与えるが、各表示素子に2個以上のTFT を設け、各TFT を1個以上のサブ素子に接続することにより有用な程度の冗長性をもっと簡単に得ることができる。例えば1つのTFT を1個のサブ素子に接続し、もう1つのTFT を2個の他のサブ素子に接続するというふうに接続することができる。

これらの可能な構成例においては、TFT のドレインとそれらの関連サブ素子との間の相互接続は第2図に示すものと異なる形態の導電層を必要とすること勿論である。複数個のTFT を各表示素子に隣接して設ける必要があるが、このことはこれらTFT により占められる面積が第1実施例の単一

せることが可能になる。特に良好な結果を得るためには液晶材料は適度に鋭い電圧スイッチング特性を有するものとするのが望ましい。

上述の実施例ではサブ素子とそれらの直列キャ、2個以上のサブ素子と関連する容量比を同一レンを関連する容量比を同一レンを関連する容量比を同一レンを開連するででであるというにし、2個以上のサブ素子を一緒に作動させているにし、2個以上のサブスケーないの変化を得させているできる。達成されるグレースケールとなるとは先に述べたような液晶材料のスイッチをもは先に述べたような液晶材料のスイッチをもにより維持することができる。

第5図は本発明表示パネルの他の実施例の代表的な表示素子の回路構成を示すものである。この実施例では、表示素子の全てのサブ素子を単一のTFTで駆動する代りに、各サブ素子を各別のTFT60で駆動する。これらTFTのゲート及びソースをそれぞれ同一の行14及び15に接続してこれらTFTが同一のゲート信号及びビデオ信号を受信するよう

TFT に必要とされる面積と比較して著しく大きくなることを必ずしも意味しない。これらTFT は表示素子全体ではなくサブ素子を駆動する必要があるものであるから、これらTFT はこれに応じて小形に形成することができる。実際にはこれらのTFT は複数の小さいTFT に分割されている共通に形成されたTFT 構造にすることができる。

4. 図面の簡単な説明

第1図は表示素子のマトリクスを有するカラー 液晶表示パネルを含むTV画像表示用に好適な液晶 表示システムの簡略ブロック図、

第2図は第1図のシステム用の本発明によるカラー液晶表示パネルの一実施例の一部分の断面図、 第3図は第2図の表示パネルの1つの表示素子 の電極構成を示す平面図、

第4図は第2図の表示パネルの1つの表示案子の電気回路図、

第5図は本発明表示パネルの他の実施例の1つ の表示素子の電気回路図である。

10…表示パネル

特開昭63-170692(10)

11…薄膜トランジスタ(TFT)

14…行電極

15…列電極

20…表示素子

21…ディジタルシフトレジスタ回路

22…クロック回路

23…同期分離器

24…チューナ

25…IF回路

26…ビデオ増幅器

30.31 …基板

32…液晶材料

33…共通電極層

34…色フィルタ

35…隣接光遊へい層

36…配向層

40...TFT

41…表示素子電極

42…ゲート電極

43…ゲート絶縁層

44…アモルファスシリコン暦

45…ソース電極

46…ドレイン電極

47···n + 層

48…不活性層

49…配向層

50.51 …ドレイン電極の延長アーム部

55a ~55o …表示素子の分割電極

- 56…電極55の延長部

Cic…サブ表示素子の容量

Cĸ …直列キャパシタ

特 許 出 願 人 エヌ・ペー・フィリップス・

杉

フルーイランペンファブリケン

代理人弁理士


代理人弁理士


村

暁


雕


IF (F






特開昭 63-170692(11)







This Page is Inserted by IFW Indexing and Scanning Operations and is not part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images include but are not limited to the items checked:

☐ BLACK BORDERS
☐ IMAGE CUT OFF AT TOP, BOTTOM OR SIDES
FADED TEXT OR DRAWING
BLURRED OR ILLEGIBLE TEXT OR DRAWING
☐ SKEWED/SLANTED IMAGES
☐ COLOR OR BLACK AND WHITE PHOTOGRAPHS
☐ GRAY SCALE DOCUMENTS
☐ LINES OR MARKS ON ORIGINAL DOCUMENT
☐ REFERENCE(S) OR EXHIBIT(S) SUBMITTED ARE POOR QUALITY
□ other.

IMAGES ARE BEST AVAILABLE COPY.

As rescanning these documents will not correct the image problems checked, please do not report these problems to the IFW Image Problem Mailbox.